首页 >> 速递 > 综合精选 >

问74hc573 锁存芯片功能与应用详解

2026-11-02 17:12:03

答

74hc573 是一款经典的八路透明 D 型锁存器集成电路,属于 74hc 系列 CMOS 逻辑芯片,主要作用是对 8 位并行数据进行锁存保持,在单片机系统数字电路里面使用非常广泛,芯片内部集成八组 D 锁存单元,拥有三态输出特性,可以实现总线驱动,当锁存使能信号处于有效状态的时候,输出会跟随输入数据同步变化,也就是透明模式,当锁存使能信号切换为无效状态之后,之前输入的数据就会被保存锁定,输出维持之前的数据不再跟随输入变动,这款芯片因为引脚规整使用方便,常用来扩展 IO 口,驱动数码管,扩展并行数据通道。

基础参数与核心特性

表格

项目参数说明
器件类型八路 D 型透明锁存器
工艺类型CMOS 高速工艺
通道数量8 位并行通道
输出特性三态输出
供电电压宽电压供电,常见范围 2V 到 6V
逻辑电平兼容 CMOS 电平,也可适配常见单片机 IO 电平
封装常用 DIP 直插封装,也有 SOP 贴片封装版本

核心引脚功能说明

1 LE 锁存使能端,这是芯片最关键控制引脚,LE 为高电平时芯片处于透明跟随状态,LE 拉低之后锁存数据

2 OE 输出使能端,三态控制引脚,OE 为低电平芯片正常输出锁存的数据,OE 为高电平的时候输出进入高阻态

3 D0 到 D7 八路并行数据输入引脚,用来接收外部送入的 8 位数据

4 Q0 到 Q7 八路并行数据输出引脚,输出锁存之后的数据,连接后级电路

工作原理详细步骤

第一步 准备阶段,电路完成供电,OE 引脚设置为有效低电平,芯片输出通道开启

第二步 透明跟随阶段,LE 拉高,此时 Q 端输出实时跟随 D 端输入的数据,输入数据改变,输出同步跟着改变,这个阶段数据还没有被锁定保存

第三步 锁存保持阶段,把 LE 由高电平切换为低电平,在跳变时刻对应的 D 端数据就被锁存保存,之后 D 端输入数据再发生变化,Q 输出依旧保持锁存那一刻的数据

第四步 高阻隔离阶段,如果需要断开输出和后级总线的连接,将 OE 拉高,输出变成高阻,不再对外输出电平

典型应用场景

清单如下

第一 单片机 IO 扩展,单片机 IO 资源有限,借助 74hc573 扩展出 8 路并行输出

第二 数码管段选驱动,多位数码管动态扫描电路,使用 74hc573 锁存段码数据

第三 并行总线接口,配合地址译码电路,实现总线数据锁存,防止总线数据刷新之后信号丢失

第四 数据缓冲,在数字电路当中做数据保持缓冲,让前后级电路时序匹配

74hc573 和同类芯片区分要点

74hc573 是锁存器,电平触发,和 74hc574 触发器存在区别,74hc574 是边沿触发,在时钟上升沿采样数据,74hc573 是 LE 高电平全程透明跟随,这点是选型的时候重点区分的地方。

【相关 FAQ】

问题 1 74hc573 锁存触发是边沿触发还是电平触发

回答 1 74hc573 锁存触发属于电平触发,依靠 LE 引脚电平状态控制透明跟随和锁存保持两种工作模式。

问题 2 74hc573 的 OE 引脚作用是什么

回答 2 74hc573 的 OE 引脚是输出使能,用来控制三态输出,OE 有效时输出锁存数据,OE 无效时输出进入高阻状态。

问题 3 74hc573 可以用来驱动多位数码管吗

回答 3 74hc573 可以用来驱动多位数码管,是动态扫描数码管电路非常经典的段码锁存器件。

【免责申明】

本文为电子元器件技术科普内容,参数请以原厂官方 datasheet 手册为准,实际电路设计请结合电路规范完成,本文内容仅供学习参考,不替代专业工程设计指导。

 

相关阅读

标签: 74hc573
最新文章